बीजिंग विश्वविद्यालय की टीम ने DFT ABACUS सॉफ़्टवेयर को Huawei Kunpeng 920 प्रोसेसर पर पोर्ट किया, 10.7 गुना तक त्वरण हासिल किया

Lenovo कंपनी ने 24 अक्टूबर को CSDN's 2026 1024 Programmers' Day and AI Builders Conference में अपने AI Host P7 डिवाइस का प्रीव्यू मॉडल प्रदर्शित किया। इसके अलावा, एक अर्ली एक्सेस प्रोग्राम भी लॉन्च किया गया है, जो व्यापक बिक्री से पहले वास्तविक कोडिंग और कार्यालय कार्यों में डिवाइस का परीक्षण करने के लिए शुरुआती उपयोगकर्ताओं को आमंत्रित करता है। इससे पहले, मई में Lenovo द्वारा इस पोर्टेबल AI होस्ट की अवधारणा प्रस्तुत की गई थी, और यह प्रीव्यू संस्करण अधिक विस्तृत तकनीकी विशिष्टताओं और सॉफ्टवेयर सुविधाओं को शामिल करता है।

डिवाइस का वजन लगभग 300 ग्राम है और यह दो घरेलू चिप्स पर आधारित है। पहला - Houmo AI M50 नामक इनफेरेंस के लिए ऑन-मेमोरी कंप्यूटिंग चिप है, जो Houmo के अनुसार 10 वॉट की खपत पर 160 TOPS का प्रदर्शन प्रदान करता है। दूसरा चिप - CIX Technology का एजेंट SoC P1 है, जिसे 6nm प्रक्रिया तकनीक पर बनाया गया है और इसमें 12-कोर Armv9.2 प्रोसेसर और 30 TOPS की क्षमता वाला NPU है, जो विषम गणनाओं पर 45 TOPS तक पहुंचने की अनुमति देता है।

CIX के अनुसार, चिप P1 सिस्टम प्रबंधन, कार्य निष्पादन और शेड्यूलिंग के लिए जिम्मेदार है, और यह 122 बिलियन पैरामीटर के मॉडल को 128K संदर्भ के साथ प्रति सेकंड 50 टोकन की गति पर चलाने के लिए बाहरी एक्सेलेरेटर के साथ इंटरैक्ट कर सकता है। Lenovo का दावा है कि P7 का प्रीव्यू संस्करण 125 बिलियन तक के पैरामीटर वाले और 256K संदर्भ वाले मॉडलों को स्थानीय रूप से संसाधित करने में सक्षम है।

डिवाइस में स्थानीय मॉडल लाइब्रेरी के साथ आता है, जिसमें Qwen3.8-Flash-Next, Qwen3.8-27B और Qwen3.6-35B-A3B शामिल हैं, साथ ही स्पीच रिकग्निशन, स्पीच सिंथेसिस, डॉक्यूमेंट प्रोसेसिंग और इमेज डिजाइन के लिए मॉडल भी शामिल हैं। Lenovo बताती है कि इसकी आंतरिक AI कंप्यूटिंग आर्किटेक्चर, जो मिश्रित क्वांटाइजेशन INT4 और INT8 का उपयोग करती है, चार बेंचमार्क पर पूर्ण सटीकता के साथ आधारभूत BF16 स्तर का औसतन 98.3% प्रदर्शन दिखाती है। यह ध्यान रखना महत्वपूर्ण है कि ये आंकड़े कंपनी द्वारा दिए गए हैं और स्वतंत्र रूप से परीक्षण नहीं किए गए हैं।

Lenovo P7 को व्यक्तिगत टोकन हब के रूप में स्थापित करता है। टोकन मैनेजर फ़ंक्शन उपयोगकर्ताओं को एपीआई एड्रेस के माध्यम से कोडिंग टूल और एजेंट एप्लिकेशन को स्थानीय मॉडलों पर निर्देशित करने की अनुमति देता है, जिससे महंगे क्लाउड कोटा का उपयोग करने के बजाय डिवाइस पर ही मॉडल के नियमित कॉल सहेजे जाते हैं। टास्क एग्जीक्यूशन मोड चौबीसों घंटे काम करता है, और प्रगति को फोन, टैबलेट और पीसी से ट्रैक किया जा सकता है। एकीकृत Tianxi AI में एक ऑटो मोड है जो उनकी जटिलता के आधार पर अनुरोधों को स्थानीय और क्लाउड मॉडलों के बीच वितरित करता है।

AI होस्ट डिवीजन के प्रमुख, Sun Ke ने जोर देकर कहा कि वास्तविक उत्पादकता टोकन की लागत गिनने से शुरू नहीं होनी चाहिए। Lenovo ने कीमत या रिलीज की तारीख का खुलासा नहीं किया है, केवल इतना बताया है कि P7 जल्द ही बिक्री के लिए उपलब्ध होगा।

हुआवेई ने शेंक्सी प्रांत में चाइना टेलीकॉम की शाखा के साथ मिलकर शू-लान और यिनसी की हाई-स्पीड रेलवे लाइनों पर 32T32R FDD डुअल-बैंड मैसिव MIMO तकनीक का वाणिज्यिक रोलआउट किया। यह उपकरण एक साथ 1.8 गीगाहर्ट्ज़ और 2.1 गीगाहर्ट्ज़ आवृत्तियों पर काम करता है।

हुआवेई का दावा है कि यह चीन में हाई-स्पीड रेलवे की परिस्थितियों में FDD मैसिव MIMO का पहला वाणिज्यिक उपयोग है। हाई-स्पीड रेलवे नेटवर्क टावरों के बीच बड़ी दूरी, 350 किमी/घंटा तक की ट्रेनों की गति और धातु के डिब्बों से होने वाले प्रवेश हानि के कारण मोबाइल कवरेज के लिए गंभीर चुनौतियां पैदा करते हैं।

मैसिव MIMO तकनीक, जिसका उपयोग आमतौर पर घनी आबादी वाले शहरी क्षेत्रों में बैंडविड्थ बढ़ाने के लिए किया जाता है, पारंपरिक वाइड-बीम एंटीना की तुलना में संकीर्ण बीम बनाती है। हुआवेई का तर्क है कि इस प्रकार का बीम आकार रैखिक मार्ग के लिए उपयुक्त है: बीम को पटरियों के साथ निर्देशित किया जा सकता है, कोशिकाओं के माध्यम से ट्रेन का अनुसरण किया जा सकता है और डॉप्लर प्रभाव की भरपाई के लिए अनुकूलित किया जा सकता है, जो कनेक्शन को खराब कर सकता है।

कंपनी ने रेलवे पर उपयोग के लिए डिजाइन के तीन प्रमुख पहलुओं पर प्रकाश डाला। अनुकूली बीम उच्च गति पर आवृत्ति विस्थापन प्रभावों को सीमित करने के लिए डिज़ाइन किए गए हैं। सेलुलर बीम ट्रैकिंग और समन्वित योजना कई कोशिकाओं को पार करते समय स्विचिंग की संख्या को कम करने के लिए हैं। इसके अलावा, ब्रॉडकास्ट बीम और पायलट यह सुनिश्चित करने के लिए ट्यून किए गए हैं कि ऊर्जा खाली इलाके में बिखरने के बजाय गलियारे में बनी रहे।

दावे के अनुसार, शेंक्सी में यिनसी खंड पर किए गए माप से आधुनिकीकरण के बाद सेल कवरेज में लगभग 200 मीटर का विस्तार हुआ, 5जी अपलिंक की औसत गति में 24% की वृद्धि हुई और डाउनलिंक की औसत गति में 50% से अधिक की वृद्धि हुई। उपयोगकर्ता अनुभव में सुधार के आंकड़े और भी अधिक स्पष्ट थे: सीमा पर अपलिंक गति में 95% की वृद्धि हुई, और डाउनलिंक गति में 100% से अधिक की वृद्धि हुई।

हालांकि FDD मैसिव MIMO लंबे समय से शहरी मैक्रोनेटवर्क में क्षमता बढ़ाने का एक उपकरण रहा है, लेकिन एक हाई-स्पीड कॉरिडोर पर 32 ट्रांसमिटिंग और 32 रिसीविंग ट्रैक्ट्स को तैनात करना इस शहरी क्षमता मॉडल को तेजी से चलने वाली रैखिक सेल पर लागू करने का प्रयास है। हुआवेई और शानक्सी टेलीकॉम शेंक्सी में कार्यान्वयन को एक प्रयोगशाला प्रयोग के बजाय एक सक्रिय वाणिज्यिक नेटवर्क के रूप में प्रस्तुत करते हैं। यह ध्यान रखना महत्वपूर्ण है कि सभी घोषित कवरेज और थ्रूपुट लाभ कंपनी और ऑपरेटर द्वारा अक्टूबर की घोषणा से दावे हैं और स्वतंत्र रूप से सत्यापित नहीं किए गए हैं।

शंघाई स्थित कंपनी अल्ट्रारिस्क टेक्नोलॉजी ने प्रोसेसर कोर आईपी UR-CP400 का प्रदर्शन किया। यह कोर RVA23 प्रोफ़ाइल का अनुपालन करता है, इसमें 8-चैनल आउट-ऑफ-ऑर्डर निष्पादन है, और इसे चीन में शेंज़ेन में 18 से 20 अक्टूबर तक आयोजित छठे RISC-V शिखर सम्मेलन में प्रदर्शित किया गया था।

कंपनी इस विकास को पहली तिमाही 2027 में ग्राहकों को देने की योजना बना रही है। यह ध्यान रखना महत्वपूर्ण है कि UR-CP400 एक आईपी कोर है, न कि तैयार चिप; अल्ट्रारिस्क अपने कोर को चिप डेवलपर्स को लाइसेंस देती है जो फिर उन्हें अपने प्रोसेसर में एकीकृत करते हैं, और इसका उपयोग अपने स्वयं के सीपीयू उत्पादों में भी करती है।

अल्ट्रारिस्क के बयानों के अनुसार, कोर RVA23 प्रोफ़ाइल का अनुपालन करता है - RISC-V एप्लिकेशन जो मुख्य ऑपरेटिंग सिस्टम और सॉफ़्टवेयर द्वारा अपेक्षित फ़ंक्शन सेट को मानकीकृत करता है। यह RISC-V वेक्टर एक्सटेंशन के संस्करण 1.0 का भी समर्थन करता है। कोर की माइक्रोआर्किटेक्चर 8-चैनल रिलीज़ और 14-स्टेज पाइपलाइन के साथ आउट-ऑफ-ऑर्डर रूप से कार्यान्वित है।

FPGA पर बनाए गए प्रोटोटाइप पर, कंपनी ने SPECint2006 में 22 ऑपरेशन प्रति गीगाहर्ट्ज़ से अधिक का आंकड़ा हासिल किया। यह आंकड़ा FPGA एमुलेशन कॉन्फ़िगरेशन में प्राप्त किया गया था, न कि तैयार सिलिकॉन पर। शिखर सम्मेलन में अल्ट्रारिस्क ने FPGA पर आधारित एक प्रणाली प्रस्तुत की जिसने इस प्रोटोटाइप के संचालन का प्रदर्शन किया। हालांकि FPGA परिणाम प्रति क्लॉक प्रदर्शन के लिए एक उपयोगी प्रारंभिक संकेतक हैं, वे अंतिम उत्पाद की क्लॉक आवृत्तियों, बिजली की खपत या मेमोरी प्रदर्शन का सीधा प्रतिनिधित्व नहीं करते हैं।

तुलना के लिए, पहले का कोर UR-CP100, जिसका उपयोग आठ-कोर वाले डेस्कटॉप सीपीयू UR-DP1000 में किया गया था, का कंपनी द्वारा एक कोर पर SPECint2006 परीक्षण में 10.4 ऑपरेशन प्रति गीगाहर्ट्ज़ अनुमान लगाया गया था। यदि नया आंकड़ा सिलिकॉन में बना रहता है, तो UR-CP400 पिछले पीढ़ी की तुलना में पूर्णांक प्रदर्शन को दोगुने से अधिक बढ़ा देगा।

इसके अलावा, अल्ट्रारिस्क का दावा है कि UR-CP400 मल्टी-लेवल क्लाउड वातावरण के लिए वर्चुअलाइजेशन में सुधार शामिल करता है, जिसे सर्वर सीपीयू प्लेटफॉर्म का समर्थन करने के लिए डिज़ाइन किया गया है और एज एआई वर्कलोड के लिए हार्डवेयर अनुकूलन प्रदान करता है। कंपनी ने एआई से संबंधित इन परिवर्तनों की विशिष्टता के बारे में विस्तृत जानकारी प्रदान नहीं की है।

सीटीओ जियान जियान ने शिखर सम्मेलन के दौरान डेटा सेंटर और हाई-परफॉर्मेंस कंप्यूटिंग फोरम में UR श्रृंखला और UR-CP400 की नवीनतम वास्तुशिल्प उपलब्धियों का प्रदर्शन किया। नए कोर के अलावा, अल्ट्रारिस्क ने UR-DP1000 पर निर्मित सिस्टम समाधानों का प्रदर्शन किया, जिसमें पेरिफेरल एआई इंस्टॉलेशन, मल्टी-नोड क्लस्टर और वर्चुअलाइजेशन शामिल थे।

UR-CP400 का लॉन्च चीन में उच्च स्तरीय RISC-V विकास के लिए एक व्यस्त सप्ताह में आया, क्योंकि कई कंपनियों ने शिखर सम्मेलन का उपयोग सर्वर और ऑटोमोटिव कोर प्रदर्शित करने के लिए किया। यह रेखांकित करना महत्वपूर्ण है कि सभी घोषित प्रदर्शन मेट्रिक्स कंपनी के दावे हैं और स्वतंत्र रूप से परीक्षण नहीं किए गए हैं।