हुआवेई ने अपने किरीन 9050 प्रो चिप को वाणिज्यिक उपकरणों में एकीकृत किया है। यह चिप लॉजिकफोल्डिंग तकनीक पर आधारित पहला फ्लैगशिप सिस्टम-ऑन-चिप है, जो ताओ कानून से जुड़ा एक ऊर्ध्वाधर स्टैकिंग विधि है - जिसे सेमीकंडक्टर उद्योग के नेता हे टिनबो द्वारा प्रस्तुत टाउ स्केलिंग फ्रेमवर्क है।
इस उत्पाद के विकास में मुख्य ध्यान वास्तुकला, पैकेजिंग और थर्मल डिजाइन पर था। इस बात का विश्लेषण किया गया कि सक्रिय तर्क परतों के बीच कैसे फोल्ड होता है, कैसे सघन ऊर्ध्वाधर कनेक्शन विलंबता को कम करते हैं, और दो सक्रिय क्रिस्टल के संयुक्त उपयोग के दौरान गर्मी का प्रबंधन कैसे किया जाता है।
इस सिलिकॉन का उपयोग करने वाला पहला डिवाइस फोल्डेबल मेट एक्सटी 2 ट्रिफोल्ड था, हालांकि यह इस सामग्री का केंद्रीय विषय नहीं है। ताओ कानून के अनुसार, अनुकूलन का लक्ष्य केवल विशेषता के पार्श्व आकार को कम करने से हटकर ट्रांजिस्टर, सर्किट, चिप्स और सिस्टम में टाउ की विशिष्ट विलंबता को कम करना है।
लॉजिकफोल्डिंग तकनीक दो सक्रिय परतों पर महत्वपूर्ण डिजिटल पथों, मेमोरी और चयनित एनालॉग ब्लॉकों को वितरित करने की अनुमति देती है, जिन्हें लगभग 1.5 माइक्रोमीटर के अंतराल से जोड़ा जाता है। यह लाखों ऊर्ध्वाधर इंटरकनेक्शन जोड़ता है, जिसकी तुलना हुआवेई पारंपरिक 2.5डी पैकेजिंग या साधारण मॉड्यूल-ऑन-मॉड्यूल की तुलना में लिफ्टिंग फ्रेमवर्क की कहीं अधिक सघन संरचना से करता है।
कंपनी के आंकड़ों के अनुसार, ट्रांजिस्टर घनत्व लगभग 238 मिलियन प्रति वर्ग मिलीमीटर तक पहुंच जाता है, जो पिछले 155 मिलियन से अधिक है, जो लगभग 55% की वृद्धि दर्शाता है। इसके साथ ही, उच्च गति वाली ऑन-चिप नेटवर्क ट्रेसिंग क्षेत्र में लगभग 55% की कमी आई है, और SRAM की ऑपरेटिंग आवृत्ति 40% से अधिक बढ़ गई है।
वाणिज्यिक प्रस्ताव के लिए प्रमुख पहलू ऊर्जा खपत और गर्मी उत्सर्जन के मीट्रिक हैं। पिछली प्लेनर संस्करण के समान प्रदर्शन के साथ, हुआवेई एनपीयू में 66%, जीपीयू में 58% और कोर-प्रदर्शन प्रोसेसर में प्रमुख परिदृश्यों में 41% की ऊर्जा खपत में कमी का दावा करता है। कुल शक्ति घनत्व थोड़ा कम हो गया है, और परिचालन तापमान पिछली मॉडल की तुलना में कम बताया गया है।
थर्मल ज़ोनिंग और चयनात्मक फोल्डिंग गर्म ब्लॉकों को सीधे एक दूसरे के ऊपर रखने से रोकते हैं, जो एक व्यावहारिक सीमा है जब निचला क्रिस्टल हीट सिंक से दूर होता है। पीक कोर 3.1 गीगाहर्ट्ज़ की आवृत्ति के लिए डिज़ाइन किए गए हैं; लिंगक्सी सीपीयू हाइपरथ्रेडिंग के कारण, हुआवेई एक कोर प्रदर्शन में 24% से अधिक और मल्टी-कोर प्रदर्शन में 52% से अधिक की वृद्धि का दावा करता है। इसके अलावा, हार्मनीओएस 7 और आर्क इंजन के भीतर एनपीयू दा विंची पर बड़े आकार के मिक्सचर-ऑफ-एक्सपर्ट्स मॉडल और मालींग जीपीयू पर हार्डवेयर रे ट्रेसिंग लागू किया गया है।
हालांकि स्वतंत्र प्रयोगशालाओं ने अभी तक डीकंस्ट्रक्शन पर आधारित पूर्ण ऊर्जा खपत वक्र प्रकाशित नहीं किए हैं, घनत्व और दक्षता के आंकड़े अभी भी निर्माता द्वारा प्रदान किए गए डेटा बने हुए हैं। ताओ कानून और लॉजिकफोल्डिंग पर पिछले प्रकाशनों ने सिद्धांत का वर्णन किया था; यह रिलीज़ व्यावसायीकरण की ओर बदलाव का प्रतीक है - एक SoC का लॉन्च, जिसका मूल्य इंटरकनेक्शन विलंबता, पैकेज आउटपुट और इस आर्किटेक्चर के पहले फोल्डेबल कैरियर से व्यापक फ्लैगशिप उपकरणों तक फैलने पर स्थिर थर्मल अपव्यय प्रदर्शन द्वारा निर्धारित किया जाएगा।