हाइपरएआई की देखरेख में 1 अगस्त को आयोजित कंपाइलर पर नौवीं तकनीकी सैलून मीट एआई कंपाइलर में, हुआवेई के AscendNPU IR आर्किटेक्ट, हाई लिझुआन ने AscendNPU IR प्रस्तुत किया। यह ओपन कंपाइलेशन फाउंडेशन Ascend प्लेटफॉर्म तक बहुभाषी पहुंच प्रदान करता है।
बीजिंग आर्टिफिशियल इंटेलिजेंस अकादमी, टाइलआरटी, टेंसेंट, हुआवेई और झियुआन इनोवेशन की टीमों के वक्ताओं ने एआई कंपाइलर्स के विकास पर चर्चा की, जिसमें भाषाई अभिव्यक्ति, ऑपरेटर गणना, इन्फेरेंस निष्पादन और परिदृश्य परिनियोजन शामिल थे।
ट्राइटन का उपयोग करके प्रोग्रामिंग पायथन के समान सिंटैक्स और ब्लॉक टाइल प्रोग्रामिंग के कारण उच्च दक्षता प्रदान करती है। यह दृष्टिकोण डेवलपर्स को निर्देश, पाइपलाइन और क्रिस्टल पर मेमोरी जैसी निम्न-स्तरीय विवरणों को समझने की आवश्यकता से मुक्त करता है, जिससे ऑपरेटर विकास के लिए प्रवेश बाधा कम हो जाती है। टाइल मॉडल टेंसर ऑपरेशन के अमूर्तता और डेटा विभाजन पर ध्यान केंद्रित करने की अनुमति देता है, जबकि समग्र मेमोरी प्रबंधन और मेमोरी एकीकरण स्वचालित हो जाते हैं।
ट्राइटन के बोलियाँ और आधिकारिक ट्राइटन जीपीयू कंपाइलर मल्टी-लेवल IR अमूर्तताओं पर निर्मित हैं जो विभिन्न हार्डवेयर प्लेटफार्मों के लिए अनुकूलित हैं। AscendNPU IR Ascend हार्डवेयर के लिए MLIR पर आधारित एक टाइल अमूर्तता है जो कंपाइलेशन अनुकूलन के लिए आधार के रूप में कार्य करती है। यह LLVM IR के साथ नीचे जुड़ता है और Ascend बाइनरी फ़ाइलों में संकलित होता है, जबकि तृतीय-पक्ष भाषाएं और कंपाइलर, जैसे ट्राइटन, Ascend के अनुकूलन के लिए ऊपर से जुड़ सकते हैं।
मुख्य विशेषताओं में क्रिस्टल पर संसाधनों का डाउनस्ट्रीम अमूर्तन शामिल है, जिसमें डेटा ब्लॉक और मेमोरी शामिल है, साथ ही A2/A3 आर्किटेक्चर से लेकर Ascend 950 के SIMD और SIMT आर्किटेक्चर तक टाइल स्तर पर अमूर्त संचालन। पहली पीढ़ी के आर्किटेक्चर में दो स्तर थे: बहुआयामी संलयन के अनुकूलन के लिए हार्डवेयर-स्वतंत्र HFusion परत और कोर मैपिंग, क्रिस्टल मेमोरी मैपिंग और प्रोसेसर ब्लॉक मैपिंग के लिए हार्डवेयर-निर्भर HIVM परत।
कोर मैपिंग स्वचालित रूप से वेक्टर और क्यूबिक ऑपरेशंस को उपयुक्त कोर को असाइन करती है, डेटा एक्सचेंज, सिंक्रनाइज़ेशन और वर्किंग स्पेस का प्रबंधन करती है, और CV पाइपलाइन को अनुकूलित करती है। मेमोरी मैपिंग तार्किक टेंसर को भौतिक मेमोरी में मैप करती है, जिसमें क्यूब्स के लिए विशिष्ट फ्रैक्टल मैट्रिक्स प्रारूप शामिल हैं, जबकि प्रोसेसर ब्लॉक मैपिंग उच्च प्रदर्शन निर्देशों के लिए वेक्टरकरण सुनिश्चित करती है।
वर्तमान वर्ष के A2/A3 से Ascend 950 में संक्रमण के दौरान आर्किटेक्चर में बदलाव आया: HFusion स्थिर रहा, जबकि HIVM मेमोरी-आधारित SIMD से रजिस्टर-आधारित SIMD और SIMT तक विस्तारित हुआ, और CV संलयन संकलन अब ग्लोबल मेमोरी के माध्यम से क्यूबिक और वेक्टर कोर के बीच डेटा एक्सचेंज के बजाय क्रिस्टल पर घनिष्ठ इंटरैक्शन का उपयोग करता है। नई सुविधाओं में जटिल नियंत्रण प्रवाह के लिए बेहतर InsertCVLoadStore विश्लेषण, लूप और नेस्टेड कंट्रोल फ्लो के लिए स्वतंत्र बफर काउंटर के साथ MultiBuffer, तार्किक कोर को for लूप में संयोजित करने के लिए AutoBlockify, फ्लैश-अटेंशन के लिए क्यूब-वेक्टर प्रकार की पाइपलाइनिंग के लिए CV Pipeline और CV 1:2 स्प्लिटिंग शामिल है, जहां दो वेक्टर कोर एक क्यूबिक कोर के मुकाबले आधे डेटा को संसाधित करते हैं।
ट्राइटन-Ascend और AscendNPU IR अब सह-विकास के लिए खुले हैं। Ascend समुदाय ने ओपन-सोर्स सामुदायिक इंटर्नशिप और कार्य शुरू किए हैं; प्रत्येक डेवलपर एक समय में एक कार्य ले सकता है जिसके लिए मुआवजा दिया जाता है। जिनके पास Ascend वातावरण नहीं है, समुदाय मुफ्त कंप्यूटिंग प्लेटफॉर्म Ascend HiDevLab प्रदान करता है, जहां डेवलपर्स पंजीकरण कर सकते हैं और 100 मुफ्त कंप्यूटिंग घंटे प्राप्त कर सकते हैं।