कई उद्योग स्रोतों के अनुसार, हुआवेई मेट 90 श्रृंखला सितंबर में जारी होगी और इसमें ऑपरेटिंग सिस्टम हार्मनीओएस 7 के साथ-साथ ताओ के कानून पर आधारित लॉजिकफोल्डिंग तकनीक का उपयोग करके विकसित एक नया किरीन चिप होगा। यह कदम इस श्रृंखला को 2026 की शरद ऋतु में एप्पल आईफोन 18 प्रो श्रृंखला के साथ सीधी प्रतिस्पर्धा के लिए स्थापित करता है।
नया किरीन चिप लॉजिकफोल्डिंग की दोहरी लेयर्ड स्टैकिंग तकनीक का उपयोग करता है, जो ताओ के कानून फ्रेमवर्क पर आधारित है। इस तकनीक को मई 2026 में हुआवेई के बोर्ड सदस्य और सेमीकंडक्टर अध्यक्ष हे तिनबो द्वारा प्रस्तुत किया गया था। 2025 के किरीन 9030 प्रो के मूल मॉडल की तुलना में, 2026 का चिप ट्रांजिस्टर घनत्व में उल्लेखनीय छलांग दिखाता है: 155 मिलियन ट्र/मिमी² से बढ़कर 238 मिलियन ट्र/मिमी² हो जाता है, जो 53.5% का सुधार है। यह तकनीकी नोड को कम किए बिना हासिल किया गया है, बल्कि लॉजिकफोल्डिंग के माध्यम से, जो अल्ट्रा-पतले हाइब्रिड कनेक्शन का उपयोग करके डिजिटल, एनालॉग और मेमोरी सर्किट को दो लंबवत रूप से स्थित प्लेटों में विभाजित करता है।
ऑपरेटिंग सिस्टम हार्मनीओएस 7 स्थानिक सौंदर्यशास्त्र के दर्शन को लागू करता है। होम स्क्रीन पर एप्लिकेशन आइकन और कार्डों को स्थानांतरित करते समय, सिस्टम एनिमेशन एक त्रि-आयामी भौतिक दुनिया का अनुकरण करने वाली प्रतिक्रिया प्रदान करता है। इसके अलावा, वॉलपेपर अधिक समृद्ध दृश्य ओवरले के लिए स्थानिक गहराई प्रभाव प्राप्त करते हैं। आंतरिक रूप से अद्यतन आर्क इंजन एक बड़ी प्रदर्शन मॉडल प्रस्तुत करता है जो उपयोगकर्ता के संदर्भ और भौगोलिक जानकारी के आधार पर विशिष्ट अनुप्रयोगों को बुद्धिमानी से गति देता है, और पृष्ठभूमि प्रक्रियाओं का प्रबंधन अधिक सहज मल्टीटास्किंग के लिए अनुप्रयोगों को बनाए रखने को प्राथमिकता देता है।
मेट 90 श्रृंखला आज तक हुआवेई की अपनी तकनीकों का सबसे व्यापक एकीकरण प्रस्तुत करती है। यह ताओ लॉ आर्किटेक्चर को एकीकृत करता है, जिसे पारंपरिक ट्रांजिस्टर स्केलिंग के बजाय पूरी प्रणाली में विलंबता को कम करके अनुकूलित किया गया है, एक गहराई से अनुकूलित ऑपरेटिंग सिस्टम के साथ। यह पहला स्मार्टफोन है जो ताऊ-स्केलिंग डिजाइन सिद्धांतों को लागू करता है, जो ट्रांजिस्टर स्तर पर स्विचिंग और सिस्टम स्तर पर उपयोगकर्ता अनुभव के अनुकूलन दोनों को कवर करता है। उद्योग पर्यवेक्षकों को उम्मीद है कि मेट 90 मोबाइल आर्टिफिशियल इंटेलिजेंस प्रोसेसिंग, कैमरा सिस्टम प्रदर्शन और ऊर्जा दक्षता के क्षेत्र में नए मानक स्थापित करेगा, किरीन चिप के न्यूरल प्रोसेसर और हार्मनीओएस की वितरित कंप्यूटिंग क्षमताओं का लाभ उठाते हुए। सितंबर का लॉन्च हुआवेई के एकीकृत हार्डवेयर और सॉफ्टवेयर इकोसिस्टम को नवीनतम एप्पल फ्लैगशिप के खिलाफ खड़ा करेगा, जिससे पिछले कुछ वर्षों में प्रीमियम स्मार्टफ़ोन की सबसे प्रतिस्पर्धी लड़ाइयों में से एक की उम्मीद है।
हुआवेई कंपनी ने अपने वैज्ञानिक कार्य 'ताओ का नियम' का दूसरा संस्करण जारी किया, जिसका शीर्षक है 'मल्टी-लेयर इलेक्ट्रॉनिक सिस्टम के लिए समय स्केलिंग सिद्धांत'। यह दस्तावेज़ उन्नत लिथोग्राफी उपकरण EUV और DUV के उपयोग पर प्रतिबंधों के बावजूद, मूर के बाद के युग में चिप प्रदर्शन को बनाए रखने के लिए कंपनी के व्यवस्थित दृष्टिकोण को प्रदर्शित करता है।
ताओ के नियम की अवधारणा सेमीकंडक्टर व्यवसाय के प्रमुख हुआवेई के अध्यक्ष हे तिनबो के नाम पर रखी गई है। यह एक जटिल समय स्थिरांक फ़ंक्शन $ au = f( au_{transistor}, au_{circuit}, au_{chip}, au_{system})$ पर आधारित है, जो सिस्टम समय को ट्रांजिस्टर, सर्किट, चिप और सिस्टम स्तरों पर चार परस्पर जुड़े उप-स्थिरांक मानों में विभाजित करता है। इंजीनियर इन सभी स्तरों पर विलंबता को संपीड़ित करके $ au$-फ़ंक्शन का पूर्ण स्केलिंग प्राप्त करते हैं।
किरिन 2026 चिप, जिसका उपयोग हुआवेई के 2026 के फ्लैगशिप स्मार्टफ़ोन में किया जाएगा, ताओ के नियम की प्रयोज्यता की पुष्टि करने वाला पहला बड़े पैमाने पर उत्पादित मोबाइल SoC है। इसकी मुख्य नवीनता 'लॉजिक फोल्डिंग' डिज़ाइन पद्धति है। यह पद्धति ऊर्ध्वाधर इंटरकनेक्शन हाइब्रिड वेल्डिंग द्वारा जुड़े दो परतों (वेफर) के बीच रजिस्टरों और तार्किक सर्किटों को वितरित करती है। HBM में DRAM के ऊर्ध्वाधर स्टैकिंग के विपरीत, लॉजिक फोल्डिंग श्रेणीबद्ध लेआउट को अनुकूलित करने के लिए कार्यात्मक तार्किक घटकों को कई प्लेट परतों में विभाजित करता है।
इस विधि की तुलना एक मंजिला घर को निर्माण सामग्री बदले बिना दो मंजिला डुप्लेक्स में बदलने से की जा सकती है। अधिक परिष्कृत लिथोग्राफी या ट्रांजिस्टर आकार में कमी पर निर्भर हुए बिना, लॉजिक फोल्डिंग चिप पर लंबी धातु ट्रेसेस को परतों के बीच छोटे ऊर्ध्वाधर चैनलों तक कम कर देता है। सर्किट स्तर ($ au_{circuit}$) पर, यह समय स्थिरांक के लघुकरण को सुनिश्चित करता है।
समान उत्पादन प्रक्रियाओं का उपयोग करके निर्मित बेस मॉडल किरिन 9030 प्रो की तुलना में, लॉजिक फोल्डिंग से लैस किरिन 2026, हुआवेई की माप पद्धति के अनुसार 238 MTr/mm² ट्रांजिस्टर घनत्व प्राप्त करता है, जो उद्योग मानक के अनुसार 175.39 MTr/mm² के बराबर है (आइसोलेशन और फिलिंग सहायक उपकरणों को छोड़कर)। यह एक चक्र में घनत्व में सुधार दर्शाता है, जिसके लिए पारंपरिक रूप से तीन साल के ज्यामितीय स्केलिंग की आवश्यकता होती। यह घनत्व TSMC की 5 nm प्लेनर प्रक्रिया के लॉजिक घनत्व रेंज 138.2–171.3 MTr/mm² से थोड़ा अधिक है।
इसके अलावा, किरिन 2026 प्रदर्शन को किरिन 9030 प्रो के बराबर रखते हुए बिजली आपूर्ति वोल्टेज को 0.2V तक कम करता है। इस बीच, मापा गया ऊर्जा की खपत केवल आधार स्तर का 59% है, और शक्ति घनत्व 94.4% है। हुआवेई इस बात पर जोर देता है कि किरिन 2026 लॉजिक फोल्डिंग का रूढ़िवादी कार्यान्वयन उपयोग करता है, जो घनत्व को और बढ़ाने की महत्वपूर्ण क्षमता का संकेत देता है। कंपनी 2035 तक 400 MTr/mm² (या उद्योग मानक के अनुसार 294.8 MTr/mm²) या उससे अधिक ट्रांजिस्टर घनत्व प्राप्त करने का अनुमान लगाती है, जिसमें लॉजिक फोल्डिंग किरिन कोर आवृत्तियों को 4 GHz से अधिक करने की अनुमति देगा।
ताओ का नियम कृत्रिम बुद्धिमत्ता के लिए डेटा सेंटर अनुप्रयोगों पर भी लागू होता है, जहां 80% से अधिक ऊर्जा डेटा ट्रांसमिशन पर खर्च होती है, और सिस्टम की लागत का 70% से अधिक डेटा स्टोरेज पर पड़ता है। डेटा सेंटर के लिए हुआवेई का कार्यान्वयन यूनिफाइड बस आर्किटेक्चर, ऑप्टिकल इंजन Hi-ONE near-package और $ au_{system}$ स्तर पर संचार के समय स्थिरांक को संपीड़ित करने के लिए 3D फोल्डिंग पैकेज टोपोलॉजी को शामिल करता है।
हुआवेई के बोर्ड सदस्य और सेमीकंडक्टर व्यवसाय के अध्यक्ष हे तिनबो ने ताओ के नियम का दूसरा संस्करण प्रकाशित किया है, जिसमें लॉजिकफोल्डिंग आर्किटेक्चर का विस्तार से वर्णन किया गया है। यह तकनीक किरिन चिप्स में ट्रांजिस्टर घनत्व को काफी बढ़ाती है और 4 गीगाहर्ट्ज़ से अधिक की क्लॉक आवृत्तियों को प्राप्त करने का मार्ग खोलती है।
गुआंचिया.सीएन की रिपोर्ट के अनुसार, 'मल्टी-लेयर इलेक्ट्रॉनिक सिस्टम के लिए टाइम स्केलिंग थ्योरी' शीर्षक वाला लेख 3 जुलाई को चाइना साइंस एकेडमी के प्रीप्रिंट प्लेटफॉर्म ChinaXiv पर पोस्ट किया गया था। 2025 के आधार मॉडल किरिन 9030 प्रो की तुलना में, लॉजिकफोल्डिंग का उपयोग करने वाला 2026 का किरिन चिप, प्रति वर्ग मिमी 155 मिलियन ट्रांजिस्टर से बढ़ाकर 238 मिलियन ट्रांजिस्टर प्रति वर्ग मिमी कर देता है, जो 53.5% की वृद्धि है। इस प्रगति के लिए पहले तीन साल के ज्यामितीय स्केलिंग की आवश्यकता होती।
लॉजिकफोल्डिंग एक ऐसी पद्धति है जो डिजिटल, एनालॉग और मेमोरी सर्किट को लंबवत रूप से स्टैक्ड सक्रिय परतों में विभाजित करती है। यह उन्नत तकनीकी नोड्स पर निर्भर हुए बिना घनत्व में महत्वपूर्ण वृद्धि सुनिश्चित करता है। हे तिनबो ने अगले दशक के लिए विकास योजना प्रस्तुत की, जिसमें स्थानीयकृत क्रिटिकल पाथ फोल्डिंग से व्यापक मल्टी-लेयर फोल्डिंग में बदलाव का अनुमान लगाया गया है, जहां प्रत्येक पैकेज में तीन, चार या अधिक सक्रिय परतें शामिल होंगी।
इस विकास प्रक्रिया को कम तापमान वाले हाइब्रिड कनेक्शन द्वारा समर्थित किया जाता है, जो परतों के बीच थर्मल बजट की सीमाओं को कमजोर करता है, साथ ही वर्टिकल सिलिकॉन इंटरकनेक्शन के लैंडिंग बिंदुओं को ऊपरी धातु परतों से नीचे M6 तक ले जाने से ऊपरी परत रूटिंग संसाधनों में 30% से अधिक की बचत होती है। 2035 तक, ट्रांजिस्टर घनत्व का 400 मिलियन ट्रांजिस्टर प्रति वर्ग मिमी और उससे अधिक तक पहुंचने की उम्मीद है।
लॉजिकफोल्डिंग सीधे मूर के नियम के बाद अर्धचालक स्केलिंग की मौलिक समस्या का समाधान करता है। लेख में तर्क दिया गया है कि पारंपरिक ज्यामितीय स्केलिंग मीट्रिक अपनी सीमा तक पहुंच गई है, क्योंकि 2nm नोड के विकास बजट प्रति चिप 1 बिलियन डॉलर से अधिक हैं, और ट्रांजिस्टर की लागत कम होना बंद हो गई है। ताओ का नियम ज्यामितीय स्केलिंग को समय स्केलिंग से बदलने का प्रस्ताव करता है, जिसमें बारह परिमाणों के क्रम की एक एकीकृत विशेषता स्थिरांक टाऊ का उपयोग अनुकूलन लक्ष्य के रूप में किया जाता है - पिकोसेकंड में ट्रांजिस्टर स्विचिंग गति से लेकर सेकंड में डेटा सेंटर प्रतिक्रिया तक।
उत्पादन स्थितियों में दो सत्यापन उदाहरण प्रस्तुत किए गए। मोबाइल SoC पर लॉजिकफोल्डिंग ने स्थिर तकनीकी नोड पर 55% की चरणबद्ध ट्रांजिस्टर घनत्व वृद्धि प्रदान की, जबकि समान प्रदर्शन पर ऊर्जा की खपत में 41% की कमी की। एआई सिस्टम के लिए, यह उम्मीद है कि निकट-पैकेज ऑप्टिकल इनपुट/आउटपुट और एज-टू-सरफेस 3डी-स्टैकिंग के साथ सह-विकसित यूनिफाइड बस आर्किटेक्चर 2035 तक हार्डवेयर एकीकरण को 100 गुना से अधिक बढ़ाएगा।
हे तिनबो ने स्वीकार किया कि गंभीर कठिनाइयाँ बनी हुई हैं, जिनमें टूलिंग और कार्यप्रणाली का विकास, प्लेट से प्लेट प्रक्रिया भिन्नताएं और वर्टिकल कनेक्शन पर ओवरहेड शामिल हैं। लेख इस बात पर जोर देता है कि कोई भी संगठन इन समस्याओं को अकेले हल नहीं कर सकता है, इसे उद्योग रिपोर्ट और व्यापक उद्योग भागीदारी के निमंत्रण के रूप में प्रस्तुत करता है। इसके अलावा, यह शोध मई 2020 से मई 2026 तक की अवधि में 381 बड़े पैमाने पर उत्पादित चिप्स से प्राप्त सीखों पर आधारित है।
हुआवेई कंपनी ने आधिकारिक तौर पर अपने 92 अरब पैरामीटर वाले ओपनपंगु-2.0-फ्लैश मॉडल को जारी किया है, जो कंपनी की आर्टिफिशियल इंटेलिजेंस इकोसिस्टम रणनीति में एक महत्वपूर्ण मील का पत्थर है।
इस मॉडल को इस महीने HDC 2026 सम्मेलन में पेश किया गया था और 30 जून से ओपन-सोर्स प्लेटफॉर्म पर उपलब्ध हो गया है। कोड और वज़न को Ascend tribe के रिपॉजिटरी में GitCode पर रखा गया है।
ओपनपंगु-2.0 श्रृंखला विभिन्न परिनियोजन परिदृश्यों को पूरा करने के लिए दो संस्करणों में प्रस्तुत की गई है। फ्लैश संस्करण, जो अब उपलब्ध है, में 92 अरब कुल पैरामीटर हैं, जिनमें से 6 अरब सक्रिय हैं, और यह Ascend हार्डवेयर पर कुशल अनुमान (inference) के लिए अनुकूलित है। जुलाई में जारी होने वाला प्रो संस्करण 505 अरब कुल पैरामीटर और 18 अरब सक्रिय पैरामीटर के साथ अधिकतम प्रदर्शन प्राप्त करने के लिए बड़े पैमाने पर कार्यान्वयन के लिए बनाया गया है।
दोनों मॉडल 512K टोकन संदर्भ विंडो का समर्थन करते हैं, जिससे एक ही पास में बड़े दस्तावेज़ों और जटिल कोडबेस को संसाधित करना संभव हो जाता है।
हुआवेई के अनुसार, ओपनपंगु ब्रांड कंपनी की ओपन-सोर्स एआई मॉडल विकसित करने की पहल को दर्शाता है, जिसे Ascend के लिए विशिष्ट प्रशिक्षण और अनुमान तकनीकों पर बनाया गया है। इसका उद्देश्य Ascend इकोसिस्टम के लिए सर्वोत्तम प्रथाओं के कार्यान्वयन के उदाहरण प्रदान करना, अगली पीढ़ी के एआई एजेंटों के संचालन को सुनिश्चित करना और आर्टिफिशियल इंटेलिजेंस के क्षेत्र में वाणिज्यिक नवाचारों में तेजी लाना है। यह एक सकारात्मक चक्र बनाता है, जिसमें ओपन-सोर्स मॉडलों में सुधार Ascend के अधिक उपयोग को प्रोत्साहित करता है, जो बदले में मॉडलों के आगे के विकास को वित्तपोषित करता है।
ओपन-सोर्स रिलीज में मॉडल वज़न, बुनियादी अनुमान कोड और फ्लैश संस्करण के लिए प्रशिक्षण ऑपरेटर शामिल हैं। हुआवेई ने 30 जून से शुरू होकर 2026 के मध्य तक कुल सात मुख्य घटकों को जारी करने का वादा किया है। अतिरिक्त घटकों में प्री-ट्रेनिंग कोड, पोस्ट-ट्रेनिंग कोड और प्रशिक्षण ऑपरेटर शामिल हैं, जो सभी Ascend हार्डवेयर प्लेटफॉर्म के साथ डेवलपर्स के काम में सहायता करने और CUDA इकोसिस्टम उपकरणों पर निर्भरता कम करने के लिए डिज़ाइन किए गए हैं।
हुआवेई में टर्मिनल बीजी के कार्यकारी निदेशक और अध्यक्ष, रिचर्ड यू ने इस महीने की शुरुआत में HDC 2026 में औपचारिक रूप से ओपनपंगु 2.0 प्रस्तुत किया। यह रिलीज रणनीति हुआवेई की अपनी Ascend एआई कंप्यूटिंग प्लेटफॉर्म के आसपास एक ओपन इकोसिस्टम बनाने की प्रतिबद्धता को प्रदर्शित करती है, इसे चीनी डेवलपर्स के लिए NVIDIA के CUDA इकोसिस्टम के एक व्यवहार्य विकल्प के रूप में स्थापित करती है जो घरेलू हार्डवेयर बुनियादी ढांचे के साथ काम कर रहे हैं। यह कदम संयुक्त राज्य अमेरिका द्वारा जारी निरंतर निर्यात प्रतिबंधों के मद्देनजर रणनीतिक महत्व रखता है, जो चीन की उन्नत सेमीकंडक्टर और एआई विकास उपकरणों तक पहुंच को सीमित करते हैं।
