Ассоциация полупроводниковой промышленности Кореи оценивает технологический разрыв между Китаем и Кореей в области памяти примерно в три года для HBM, два года для DRAM и один год для флэш-памяти NAND, что меньше, чем многолетние расхождения, которые ранее наблюдались в отраслевых комментариях. При этом данный анализ фокусируется на зрелости производственных процессов по сравнению с такими производителями, как Samsung Electronics и SK hynix, а не на конкуренции по доле рынка или финансированию.
В сегменте DRAM компания ChangXin Memory Technologies (CXMT) перешла от стандарта DDR5 к массовому производству LPDDR5X и начала выпуск LPDDR6, причем Xiaomi названа одним из первых потребителей смартфонов. Этот темп развития мобильной DRAM является наиболее очевидным краткосрочным признаком того, что основной процесс CXMT сокращает отставание от устоявшихся конкурентов в отношении традиционных продуктов, даже несмотря на то, что производство высокопроизводительной памяти остается структурно более сложным.
Наибольшие трудности сохраняются в производстве HBM, где показатели выхода годных чипов остаются низкими. Согласно отчетам DigiTimes, ранний показатель выхода HBM3 от CXMT достиг почти 25%. Основными причинами сбоев называются формирование сквозных кремниевых vias (TSV), многослойное стекирование и процессы соединения. Отраслевые заметки часто указывают на тысячи вырезов TSV на каждый стек и слабое прохождение финального тестирования на ранних партиях. Анализы в стиле SemiAnalysis обычно разделяют эту общую цифру на более слабый сортировочный процесс на переднем конце и более сильную сборку на заднем конце, подчеркивая, что HBM — это не просто «DRAM плюс стек»; вертикальное соединение и процесс склеивания определяют основную кривую обучения для компонентов высотой восемь слоев и более.
Чтобы упростить процесс стекирования без чрезмерной зависимости от литографии EUV, CXMT планирует внедрить стеки DRAM, заимствуя опыт гибридного соединения медного к медному XStacking от Yangtze Memory Technologies (YMTC). Это подразумевает прямое соединение Cu–Cu вместо того, чтобы полагаться исключительно на микробунты между кристаллами DRAM на узле G4 (примерно класс 1z) CXMT. Опыт YMTC в создании слоев NAND служит эталонным процессом; Samsung и SK hynix упоминаются лишь как технологические аналоги для измерения разрывов. Будет крайне важно наблюдать, смогут ли стеки DRAM с гибридным соединением вывести показатели выхода HBM из диапазона середины двадцатых процентов, что станет конкретной контрольной точкой процесса, отдельной от любых повествований о доходах, освещенных в других источниках.