Huawei выпустила чип Kirin 9050 Pro с архитектурой LogicFolding в соответствии с Законом Тао
Подробнее
Pandaily
pandaily.com

Huawei выпустила чип Kirin 9050 Pro с архитектурой LogicFolding в соответствии с Законом Тао

Компания Huawei интегрировала свой чип Kirin 9050 Pro в коммерческие устройства. Этот чип является первым флагманским системным на кристалле, разработанным на основе технологии LogicFolding, которая представляет собой метод вертикального стекирования, связанный с Законом Тао — фреймворком масштабирования тау, представленным лидером в полупроводниковой отрасли Хэ Тинбо.

Основное внимание в разработке этого продукта было уделено архитектуре, упаковке и тепловому дизайну. Было проанализировано, как активная логика складывается между слоями, как плотные вертикальные соединения уменьшают задержку, и как управляется тепло при совместном использовании стека двумя активными кристаллами.

Первым устройством, использующим этот кремний, стал складной Mate XT 2 трифолд, однако это не является центральной темой данного материала. Согласно Закону Тао, цель оптимизации смещается от простого уменьшения бокового размера признака к снижению характеристической задержки тау в транзисторах, схемах, чипах и системах.

Технология LogicFolding позволяет распределять критически важные цифровые пути, память и выбранные аналоговые блоки по двум активным слоям, соединенным с шагом примерно 1,5 микрона. Это добавляет миллионы вертикальных межсоединений, которые Huawei сравнивает с гораздо более плотной структурой лифтового каркаса по сравнению с традиционными упаковками 2.5D или простыми модулями на модуле.

По данным компании, плотность транзисторов достигает около 238 миллионов на квадратный миллиметр, что выше предыдущих 155 миллионов, демонстрируя прирост почти на 55%. При этом площадь трассировки высокоскоростной внутрикристаллической сети уменьшена примерно на 55%, а рабочая частота SRAM повышена более чем на 40%.

Ключевыми аспектами для коммерческого предложения являются показатели энергопотребления и тепловыделения. При сопоставимой производительности с предыдущей планарной версией, Huawei заявляет о снижении энергопотребления NPU на 66%, GPU на 58% и процессора с производительностью-ядром на 41% в ключевых сценариях. Общая плотность мощности стала немного ниже, а рабочая температура описана как более низкая по сравнению с предшествующей моделью.

Тепловое зонирование и выборочное складывание предотвращают размещение горячих блоков непосредственно друг над другом, что является практическим ограничением, когда нижний кристалл находится дальше от рассеивателя тепла. Пиковые ядра рассчитаны на частоту 3,1 ГГц; благодаря гиперпоточности CPU Lingxi, Huawei утверждает о приросте производительности одного ядра более чем на 24% и многоядерной производительности более чем на 52%. Кроме того, реализована аппаратная трассировка лучей на GPU Maliang и поддержка моделей Mixture-of-Experts большого размера на NPU Da Vinci в рамках HarmonyOS 7 и Ark Engine.

Несмотря на то что независимые лаборатории еще не опубликовали полные кривые энергопотребления, основанные на разборке, показатели плотности и эффективности пока остаются данными, предоставленными самим производителем. Предыдущие публикации, посвященные Закону Тао и LogicFolding, описывали теорию; данный релиз знаменует переход к коммерциализации — выпуску SoC, ценность которого будет определяться задержкой межсоединений, выходом при упаковке и устойчивыми показателями теплоотвода по мере распространения этой архитектуры за пределы первого складного носителя в более широкий ассортимент флагманских устройств.

Похожие сюжеты

Данные Kirin 2026 от Huawei подтверждают закон масштабирования Тау и оспаривают опасения по поводу перегрева при многослойной логике
Подробнее
pandaily.com

Данные Kirin 2026 от Huawei подтверждают закон масштабирования Тау и оспаривают опасения по поводу перегрева при многослойной логике

Главный специалист по полупроводникам Huawei, Хэ Тинбо, представил новые измерения, полученные на базе SoC Kirin 2026. Эти данные подтверждают Закон масштабирования Тау (τ) компании и напрямую опровергают утверждение о том, что трехмерная логическая укладка неизбежно приводит к перегреву. Данная статья была опубликована на ChinaXiv после предыдущих версий, представленных в мае и июле.

В работе подчеркивается, что тепло является «наиболее острым вопросом» в контексте масштабирования Тау, однако кремниевые образцы Kirin демонстрируют противоположную тенденцию. Согласно обобщениям медиа, плотность транзисторов увеличилась примерно на 55%, достигнув 238 миллионов транзисторов на квадратный миллиметр по сравнению с предыдущим поколением Kirin, которое имело около 155 миллионов.

При сопоставимой производительности наблюдалось снижение энергопотребления: мощность NPU уменьшилась примерно на 66%, мощность GPU — на 58%, а энергопотребление ядра CPU — на 41%. В частности, для NPU Kirin 2026 обеспечил 29 TOPS вычислительной мощности ИИ при снижении тактовой частоты на 63% и понижении напряжения с 0,85 В до 0,55 В, что привело к падению плотности мощности примерно на 73%. При максимальной нагрузке сложенный NPU способен достигать 70 TOPS, что более чем вдвое превышает показатели базового сравнения.

GPU смог поддерживать частоту 61 кадр в секунду при снижении напряжения примерно на 200 мВ. Архитектурным решением, лежащим в основе этих улучшений, является LogicFolding — процесс укладки планарной логики в слои с использованием гибридного соединения, что позволяет заменить длинные горизонтальные проводники на короткие вертикальные связи. Huawei утверждает, что это уменьшает сложность проводки критического пути и резистивно-емкостные затраты на передачу данных, поскольку, по мнению авторов, значительную часть мощности чипа потребляет энергия межсоединений, а не только арифметические операции. Один из приведенных показателей показывает сокращение буферов тактовой частоты с приблизительно 43 600 до 19 000.

На Kirin 2026 указан шаг соединения (bonding pitch) в 1,5 микрометра с 50 миллионами вертикальных связей на зрелом технологическом узле, при этом планируется дальнейшее сужение шага на последующих моделях Kirin. Однако улучшения не распределены равномерно по всем блокам. Ранняя версия DSP, выполненная в сложной архитектуре, снизила энергопотребление на 25%, но увеличила плотность мощности на 24% из-за сокращения площади на 40%; Хэ отмечает, что более поздняя разработка DSP для Kirin 2027 снижает энергопотребление на 47% при плотности ниже уровня планарной базы.

Улучшения в блоках CPU менее выражены, поскольку последовательные рабочие нагрузки не могут так легко использовать запас напряжения через распараллеливание, как блоки NPU или GPU. Хэ подчеркивает, что Тау является законом временного масштабирования, а не автоматическим преимуществом в энергоэффективности: если разработчики используют временной запас только для повышения частоты, чипы могут потреблять больше энергии. Дальнейшая работа включает уточнение шага гибридного соединения, борьбу с короблением пластин, нанометровое выравнивание и разработку EDA, которая совместно моделирует тепловые, вольтажные и компоновочные параметры. По сути, данная история касается кремниевой архитектуры, а не выпуска нового телефона, поскольку измеренная плотность и энергопотребление на кремнии Kirin, предназначенном для производства, служат доказательством того, что топологическое складывание может обеспечить запас производительности после Мура без ожидания нового этапа литографии.

Популярное