Главный специалист по полупроводникам Huawei, Хэ Тинбо, представил новые измерения, полученные на базе SoC Kirin 2026. Эти данные подтверждают Закон масштабирования Тау (τ) компании и напрямую опровергают утверждение о том, что трехмерная логическая укладка неизбежно приводит к перегреву. Данная статья была опубликована на ChinaXiv после предыдущих версий, представленных в мае и июле.
В работе подчеркивается, что тепло является «наиболее острым вопросом» в контексте масштабирования Тау, однако кремниевые образцы Kirin демонстрируют противоположную тенденцию. Согласно обобщениям медиа, плотность транзисторов увеличилась примерно на 55%, достигнув 238 миллионов транзисторов на квадратный миллиметр по сравнению с предыдущим поколением Kirin, которое имело около 155 миллионов.
При сопоставимой производительности наблюдалось снижение энергопотребления: мощность NPU уменьшилась примерно на 66%, мощность GPU — на 58%, а энергопотребление ядра CPU — на 41%. В частности, для NPU Kirin 2026 обеспечил 29 TOPS вычислительной мощности ИИ при снижении тактовой частоты на 63% и понижении напряжения с 0,85 В до 0,55 В, что привело к падению плотности мощности примерно на 73%. При максимальной нагрузке сложенный NPU способен достигать 70 TOPS, что более чем вдвое превышает показатели базового сравнения.
GPU смог поддерживать частоту 61 кадр в секунду при снижении напряжения примерно на 200 мВ. Архитектурным решением, лежащим в основе этих улучшений, является LogicFolding — процесс укладки планарной логики в слои с использованием гибридного соединения, что позволяет заменить длинные горизонтальные проводники на короткие вертикальные связи. Huawei утверждает, что это уменьшает сложность проводки критического пути и резистивно-емкостные затраты на передачу данных, поскольку, по мнению авторов, значительную часть мощности чипа потребляет энергия межсоединений, а не только арифметические операции. Один из приведенных показателей показывает сокращение буферов тактовой частоты с приблизительно 43 600 до 19 000.
На Kirin 2026 указан шаг соединения (bonding pitch) в 1,5 микрометра с 50 миллионами вертикальных связей на зрелом технологическом узле, при этом планируется дальнейшее сужение шага на последующих моделях Kirin. Однако улучшения не распределены равномерно по всем блокам. Ранняя версия DSP, выполненная в сложной архитектуре, снизила энергопотребление на 25%, но увеличила плотность мощности на 24% из-за сокращения площади на 40%; Хэ отмечает, что более поздняя разработка DSP для Kirin 2027 снижает энергопотребление на 47% при плотности ниже уровня планарной базы.
Улучшения в блоках CPU менее выражены, поскольку последовательные рабочие нагрузки не могут так легко использовать запас напряжения через распараллеливание, как блоки NPU или GPU. Хэ подчеркивает, что Тау является законом временного масштабирования, а не автоматическим преимуществом в энергоэффективности: если разработчики используют временной запас только для повышения частоты, чипы могут потреблять больше энергии. Дальнейшая работа включает уточнение шага гибридного соединения, борьбу с короблением пластин, нанометровое выравнивание и разработку EDA, которая совместно моделирует тепловые, вольтажные и компоновочные параметры. По сути, данная история касается кремниевой архитектуры, а не выпуска нового телефона, поскольку измеренная плотность и энергопотребление на кремнии Kirin, предназначенном для производства, служат доказательством того, что топологическое складывание может обеспечить запас производительности после Мура без ожидания нового этапа литографии.