Huawei представила Kirin 2026 с технологией Logic Folding, достигнув высокой плотности транзисторов

Компания Huawei выпустила вторую версию своей научной работы «Tao's Law», озаглавленной «A Time Scaling Theory for Multi-Layer Electronic Systems». Этот документ демонстрирует систематический подход компании к поддержанию масштабирования производительности чипов в эпоху после Мура, несмотря на ограничения, связанные с эмбарго на использование передового оборудования литографии EUV и DUV.

Принцип Tao's Law

Концепция Tao's Law названа в честь президента полупроводникового бизнеса Huawei, Хэ Тинбо. Она основана на функции сложного временного постоянного значения $\tau = f(\tau_{transistor}, \tau_{circuit}, \tau_{chip}, \tau_{system})$, которая разделяет системное время на четыре взаимосвязанных подпостоянных значения на уровнях транзистора, схемы, чипа и системы. Инженеры добиваются полного масштабирования $\tau$-функции путем сжатия задержек на каждом из этих уровней.

Инновация Kirin 2026

Чип Kirin 2026, который будет использоваться в флагманских смартфонах Huawei 2026 года, является первым массово производимым мобильным SoC, подтверждающим применимость Tao's Law. Его ключевое новшество — методология проектирования «Logic Folding». Эта методика распределяет регистры и логические схемы между двумя слоями (wafer), соединенными вертикальными межсоединениями гибридной сварки. В отличие от вертикального стекирования DRAM в HBM, Logic Folding разделяет функциональные логические компоненты по нескольким слоям пластин для оптимизации иерархической компоновки.

Преимущества Logic Folding

Этот метод можно сравнить с превращением одноэтажного дома в двухэтажный дуплекс без изменения строительных материалов. Не полагаясь на более совершенную литографию или уменьшение размера транзисторов, Logic Folding сокращает длинные металлические трассы на чипе до коротких вертикальных каналов между слоями. На уровне схемы ($\tau_{circuit}$) это обеспечивает миниатюризацию временного постоянного значения.

Показатели производительности

При сравнении с базовой моделью Kirin 9030 Pro, изготовленной с использованием идентичных производственных процессов, Kirin 2026, оснащенный Logic Folding, достигает плотности транзисторов в 238 MTr/mm² согласно методике измерений Huawei, что эквивалентно 175.39 MTr/mm² по отраслевому стандарту (исключая вспомогательные устройства изоляции и заполнения). Это представляет собой улучшение плотности за один цикл, которое традиционно потребовало бы трех лет геометрического масштабирования. Данная плотность немного превышает диапазон логической плотности 5 нм планарного процесса TSMC, который составляет 138.2–171.3 MTr/mm².

Энергоэффективность и прогнозы

Кроме того, Kirin 2026 снижает напряжение питания на 0.2V, сохраняя при этом производительность, эквивалентную Kirin 9030 Pro. При этом измеренное энергопотребление составляет всего 59% от базового уровня, а плотность мощности — 94.4%. Huawei подчеркивает, что Kirin 2026 использует консервативную реализацию Logic Folding, что указывает на значительный потенциал для дальнейшего повышения плотности. Компания прогнозирует достижение плотности транзисторов в 400 MTr/mm² (или 294.8 MTr/mm² по отраслевому стандарту) или выше к 2035 году, при этом Logic Folding позволит частотам ядер Kirin превысить 4 ГГц.

Применение в центрах обработки данных

Tao's Law также применим к приложениям в центрах обработки данных для искусственного интеллекта, где более 80% энергии расходуется на передачу данных, а более 70% стоимости системы приходится на хранение данных. Реализация Huawei для центров обработки данных включает архитектуру Unified Bus, оптический движок Hi-ONE near-package и топологию упаковки 3D Folding для сжатия временных постоянных значений связи на уровне $\tau_{system}$.