A Axera lançou a série de chips automotivos M9, projetados para sistemas avançados de assistência ao motorista (ADAS), fabricados com processo de 5 nm. Os modelos de ponta M97 e o modelo principal M95 são produtos chave desta série.
O poder computacional equivalente de pico de inteligência artificial atinge aproximadamente 720 TOPS no M97 e cerca de 360 TOPS no M95. Graças à arquitetura geral, o software de percepção e planejamento pode ser transferido entre esses dois modelos sem a necessidade de retrabalho completo do código. A empresa posiciona esta linha como uma base computacional para níveis mais altos de condução automatizada e assistida, incluindo sistemas de direção autônoma urbana e pilhas ponta a ponta de estágio único, e não como silício para eletrônicos de consumo.
De acordo com a Axera, até agosto de 2026, as entregas acumuladas de chips para direção inteligente ultrapassaram 1,6 milhão de unidades, sendo que a série anterior M5 já está em veículos de produção.
Os chips são baseados em blocos desenvolvidos internamente. O Processador Neural (NPU) possui uma estrutura multicore e multicluster, levando em conta os requisitos de segurança funcional. O cache integrado, segundo a empresa, opera mais de 30% melhor do que desenvolvimentos domésticos equivalentes, e a largura de banda interna atinge o nível de terabytes por segundo. Ele suporta caches matriciais e vetoriais gerais, bem como formatos FP4, INT8, FP8 e BF16, garantindo caminhos de cópia zero entre CPU e NPU.
As ferramentas associadas permitem reduzir o tempo de lançamento de algoritmos de meses para semanas. O Processador de Imagem Integrado (ISP) visa um atraso de processamento inferior a 10 milissegundos, suporta até 16 câmeras de entrada e oferece uma velocidade de até 4,5 gigapixels por segundo no caminho de ponta, utilizando pipelines duplos de visão computacional e exibição humana a partir de uma única fonte de dados do sensor.
O acelerador de visão computacional cuida do pré-processamento de imagens, operações de visão, suporte a nuvens de pontos LiDAR e sincronização de hardware de múltiplos sensores, sem sobrecarregar a CPU ou o NPU.
A largura de banda da memória é de cerca de 460 GB/s para o M97 com opções de 36/48/64/96 GB, e cerca de 260 GB/s para o M95 com opções de 12/18/24 GB. O modelo M97 é equipado com 16 núcleos Cortex-A78AE, enquanto o M95 utiliza 10 núcleos. Ambos os modelos atendem ao padrão AEC-Q100, possuem uma ilha de segurança com bloqueio ASIL-D e são certificados em nível de chip pelo padrão ASIL-B.
Conexões de dois chips com velocidade de até 64 GB/s permitem implementar redundância para atingir objetivos de maior automação, ou usar configurações com um chip separado para a cabine. A Axera relata que testes internos mostram uma taxa de quadros do sistema superior à dos principais concorrentes, bem como métricas mais fortes de visão-linguagem-ação ponta a ponta e um atraso de caminho ISP aproximadamente 70% menor.
O fornecedor enfatiza seu papel como uma base computacional aberta e afirma que não competirá com fabricantes de automóveis ou fornecedores Tier-1 em algoritmos de controle de alto nível. O fundador e presidente Qiu Xiaoxin definiu essa tarefa como a criação de um palco onde os parceiros possam atuar. Atualmente, estão em andamento trabalhos para fornecer amostras de engenharia e selecionar OEMs de acordo com os planos da empresa, mas benchmarks independentes de ADAS de terceiros, além dos dados da própria Axera, não foram publicados desde o anúncio.