A Huawei integrou seu chip Kirin 9050 Pro em dispositivos comerciais. Este chip é o primeiro System-on-Chip (SoC) flagship desenvolvido com base na tecnologia LogicFolding, que é um método de empilhamento vertical associado à Lei Tao — um framework de escalonamento tau apresentado pelo líder da indústria de semicondutores, He Tingbo.
O foco principal no desenvolvimento deste produto foi dado à arquitetura, embalagem e design térmico. Foi analisado como a lógica ativa se dobra entre as camadas, como as conexões verticais densas reduzem a latência e como o calor é gerenciado ao usar duas células ativas empilhadas.
O primeiro dispositivo a utilizar este silício foi o dobrável Mate XT 2 trifold, mas este não é o tema central deste material. De acordo com a Lei Tao, o objetivo de otimização muda da simples redução do tamanho lateral do recurso para a redução da latência característica tau em transistores, esquemas, chips e sistemas.
A tecnologia LogicFolding permite distribuir caminhos digitais críticos, memória e blocos analógicos selecionados em duas camadas ativas conectadas com um espaçamento de aproximadamente 1,5 micrômetros. Isso adiciona milhões de interconexões verticais, que a Huawei compara a uma estrutura de grade de elevador muito mais densa em comparação com os pacotes tradicionais 2.5D ou módulos simples em módulo.
De acordo com a empresa, a densidade de transistores atinge cerca de 238 milhões por milímetro quadrado, superior aos 155 milhões anteriores, demonstrando um aumento de quase 55%. Ao mesmo tempo, a área de traçado da rede intra-chip de alta velocidade foi reduzida em cerca de 55%, e a frequência de operação da SRAM aumentou em mais de 40%.
Os aspectos chave para a oferta comercial são os indicadores de consumo de energia e dissipação de calor. Com desempenho comparável à versão planar anterior, a Huawei declara uma redução no consumo de energia da NPU em 66%, da GPU em 58% e do processador de núcleo de desempenho em 41% em cenários chave. A densidade de potência geral tornou-se ligeiramente menor, e a temperatura de operação foi descrita como mais baixa em comparação com o modelo anterior.
O zoneamento térmico e o dobramento seletivo evitam que blocos quentes sejam colocados diretamente um sobre o outro, o que é uma limitação prática quando o chip inferior está mais distante do dissipador de calor. Os núcleos de pico são projetados para uma frequência de 3,1 GHz; graças à hiperthreading do CPU Lingxi, a Huawei afirma um aumento de desempenho de núcleo único de mais de 24% e de desempenho multinúcleo de mais de 52%. Além disso, foi implementada rastreamento de raios de hardware na GPU Maliang e suporte a modelos Mixture-of-Experts grandes na NPU Da Vinci dentro do HarmonyOS 7 e Ark Engine.
Embora laboratórios independentes ainda não tenham publicado curvas de consumo de energia completas baseadas em desmontagem, os indicadores de densidade e eficiência permanecem dados fornecidos pelo próprio fabricante. Publicações anteriores sobre a Lei Tao e LogicFolding descreviam a teoria; este lançamento marca a transição para a comercialização — o lançamento de um SoC cujo valor será determinado pela latência das interconexões, saída de pacote e métricas sustentáveis de dissipação de calor à medida que esta arquitetura se espalha para além do primeiro dispositivo dobrável para uma gama mais ampla de dispositivos flagship.