A ChangXin Memory Technologies (CXMT) supostamente iniciou a produção de amostras HBM3E, movendo os módulos de memória de alta velocidade para um estágio inicial de qualificação em conjunto com desenvolvedores de aceleradores domésticos de inteligência artificial.
De acordo com relatórios da indústria que citam a publicação The Information, a divisão de chips da Alibaba, especificamente T-Head e Cambricon, está entre as partes que avaliam esses módulos juntamente com seus processadores para iniciar data centers e aceleradores.
A produção das amostras está entre os protótipos de engenharia e o lançamento em massa: os stacks estão saindo da linha para verificação pelos clientes, mas o rendimento dos produtos, os inícios mensais de wafers e a definição final dos códigos de produto ainda podem mudar à medida que os parâmetros térmicos e de embalagem são ajustados.
A CXMT ainda não publicou especificações técnicas detalhadas do HBM3E para silício piloto, e este produto não está no catálogo público de DDR e LPDDR da empresa. Portanto, analistas da indústria consideram a capacidade, a altura do stack e a largura de banda suportada da futura versão comercial como indefinidas, e nem a CXMT nem os clientes mencionados emitiram uma confirmação pública conjunta do cronograma de qualificação.
O próprio padrão JEDEC HBM3E é bem conhecido: é uma interface de 1024 bits, velocidade de transmissão de dados de até aproximadamente 9,6 GT/s por contato e stacks de altura de 8 ou 12, que podem atingir cerca de 24 GB ou 36 GB ao usar cristais de 24 GB, com largura de banda próxima de aproximadamente 1,2 TB/s dependendo da categoria de velocidade.
Não foi revelado se os lotes de amostras da CXMT correspondem a essas categorias ou se utilizam configurações intermediárias mais finas, até que o rendimento dos produtos através de conexões passantes e a qualidade da soldagem amadureçam. A produção de HBM também depende de interconexões finas, rendimento no empilhamento, controle de temperatura e testes de embalagem — etapas que superam significativamente as capacidades dos cristais DRAM comuns e frequentemente determinam o risco do cronograma para novos participantes de primeira geração.
Se a qualificação com T-Head, Cambricon e outras equipes de desenvolvimento de aceleradores seguir o cronograma, comentaristas apontam a possibilidade de uso comercial já em 2027, o que muitas vezes é considerado um prazo otimista, e não um compromisso firme de volume. Este caminho difere da história separada de produção em massa de DRAM móvel LPDDR6 da CXMT: o HBM3E é voltado para a largura de banda de memória de aceleradores de IA, e não para DRAM em encapsulamento para smartphones, e esses dois produtos não devem ser misturados no planejamento de suprimentos.
No curto prazo, esta notícia deve ser vista como um marco na cadeia de suprimentos e no produto — a entrada do HBM3E doméstico nos ciclos de qualificação de fabricantes de chips, e não como uma declaração de que o volume, o rendimento ou o desempenho total da classe JEDEC já estão garantidos. A telemetria das amostras dos primeiros clientes determinará se as linhas piloto se tornarão um fornecimento corporativo estável ao longo do próximo ano. Até lá, o HBM3E da CXMT deve ser monitorado como um produto em estágio de qualificação com especificações públicas incompletas, e não como um substituto direto dos SKUs HBM maduros de alto volume que já são fornecidos em outros lugares.