JD.com desenvolve plano de industrialização da IA chinesa, abrindo o stack de IA física de dados EgoLive a bases robóticas

O projeto automatizado de chips com inteligência artificial tornou-se um dos tópicos mais discutidos na indústria. No mês passado, a empresa chinesa Kimi demonstrou um experimento completo, no qual seu modelo K3 projetou um chip autonomamente. Este chip foi testado em uma plataforma EDA, operando por 48 horas exclusivamente com IA, sem o uso de software comercial da Cadence ou Synopsys.

No entanto, uma análise mais aprofundada mostra que a substituição dos sistemas existentes ainda está longe de ser concluída: o chip da Kimi corresponde a tecnologias de cerca de 20 anos atrás, opera 20 a 30 vezes mais lentamente do que os chips modernos, e as ferramentas EDA de código aberto ainda necessitam de sistemas comerciais para executar projetos reais.

Ainda assim, a IA agêntica realmente está transformando os fluxos de trabalho, abrangendo tarefas desde a geração de código RTL até a criação de ambientes de teste e a chamada de ferramentas de simulação, verificação formal e depuração.

Na conferência DAC Chips to Systems 2026, três líderes de EDA apresentaram suas diferentes estratégias. A Synopsys, com o maior acúmulo de IA, apresentou um agente totalmente autônomo para verificação de design e um fluxo de trabalho de simulação térmica autônoma baseado no Ansys Icepak. Além disso, a empresa mostrou um fluxo de trabalho analógico/misto com aumento de eficiência de 3 vezes e 20 ferramentas aceleradas por GPU. A Synopsys propôs uma escada de autonomia de IA no estilo de transporte autônomo, de L1 a L5, que atualmente está no nível L3, e lançou o AgentEngineer em 2026 após o DSO.ai em 2020. Em novembro de 2025, a NVIDIA investiu dois bilhões de dólares na Synopsys, e espera-se que o Grace Blackwell forneça um desempenho de cargas de trabalho EDA 30 vezes superior.

A estratégia da Cadence concentra-se na completude arquitetônica. A empresa apresentou o AuraStack — um superagente baseado em IA que se junta ao ChipStack, InnoStack e ViraStack para garantir cobertura de verificação, implementação digital, design analógico, bem como placas de circuito impresso e embalagem. Este stack oferece um desempenho de análise multifísica 20 vezes superior e aceleração de fluxo de trabalho em 15 vezes. Engenheiros da NVIDIA já estão usando este sistema. A inovação mais distinta da Cadence é o Modelo Mental — uma representação estruturada de conhecimento que fixa as intenções de design para reduzir o risco de alucinações, e seus agentes receberam reconhecimento da NVIDIA, Qualcomm e Broadcom.

A Siemens EDA adota uma abordagem diferente — autonomia confiável. A lógica principal de seu agente Fuse EDA AI utiliza autoavaliação, comparando os resultados de grandes modelos com motores de afirmação determinísticos baseados em física. A ferramenta Solido Layout Analyzer ajudou a equipe de memória não volátil da STMicroelectronics a reduzir o tempo de depuração em semanas, e através do Intelligence Center X da Siemens, expande o planejamento de agentes para processos de produção e cadeia de suprimentos. O Fuse usa o protocolo MCP para conectar ferramentas de diferentes fornecedores. Os três gigantes dependem do nível de inferência da NVIDIA, do nível de gerenciamento e do processador Vera em fazendas de verificação EDA.

Os fabricantes chineses veem a situação atual como um momento favorável. A Xpeedic, em parceria com a Lenovo, apresentou seu agente EDA como o único exemplo doméstico de EDA no DAC 2026. A XEPIC lançou o sistema básico Agentic EDA XEPIC Intelligent System com verificação e design inteligentes, focando nos ciclos de prova que transformam os resultados da IA em resultados verificáveis e rastreáveis, prontos para aprovação. A UniVista lançou o UDA 2.0 — a primeira ferramenta EDA agêntica em arquitetura totalmente doméstica. Outras soluções incluem Chips Z para embalagem avançada, agentes DVcrew e PDcrew da Banxin, e uma plataforma de verificação baseada em LLM da Zhiwei Chuangxin chamada ChatDV, que reduz a verificação modular de meses para horas. Pesquisas da NVIDIA mostram que engenheiros de chip gastam cerca de 60% do tempo em depuração — exatamente a área que a IA agêntica visa.