Huawei Tao Law V2 nashrida Kirin 2026 chipi bo'yicha olingan ma'lumotlarni taqdim etdi. Ushbu ma'lumotlarga ko'ra, chip LogicFolding arxitekturasi yordamida kvadrat millimetrga 238 million tranzistor zichligiga erishgan. Bu natija Kirin 9030 Pro asosiy modeliga nisbatan 53,5% zichlikni yaxshilashni ifodalaydi, uning zichligi kvadrat millimetrga 155 million tranzistordir.
Kirin 2026 chipi Kirin 9030 Pro asosiy modeli bilan bir xil texnologik tugunda ishlab chiqarilgan. Zichlikni oshirishdan tashqari, qurilma normal rejimda energiya sarfini 41% ga kamaytirish, protsessor chastotasini 2,74 GHz dan 3,1 GHz gacha oshirish va SRAM ish chastotasini 40% dan ortiq yaxshilashni namoyish etdi.
Tao Law V2 ma'lumotlari e'lon qilinishi bilan birgalikda, Goldman Sachs kapital taqsimotini yarimo'tkazgich ta'minot zanjirlariga yo'naltirdi. Goldman Sachs tahlilchisi Brian Garrett hisobot berib, investorlar amerikalik texnologik megakaplarni past baholayotganini, balki yarimo'tkazgich sohasidagi pozitsiyalarga afzalroq ekanligini ta'kidladi. Goldman xotira chiplari narxlari bo'yicha prognozlarini sezilarli darajada oshirdi, 2026 yilga DRAM narxlarining 280%, NAND flash-xotirasining esa 250% gacha o'sishini kutmoqda.
Omdia 2026 yilda yarimo'tkazgichlardan keladigan global daromadning yillik asosda 62,7% ga o'sishini bashorat qilmoqda, bu o'sish xotira sektori tufayli sodir bo'ladi. TrendForce 2026 yil uchinchi choraqda DRAM uchun shartnomaviy narxlar chorakiga 13–18% ga oshishini kutmoqda.
Mahalliy bozorda savdo qilinadigan Xitoy kompaniyalari o'z moliyaviy hisobotlari orqali ushbu bozor siklini tasdiqlamoqda. Xotira modullari bozor lideri 2026 yilning birinchi yarim yili uchun sof foydani 9,2–11,0 milliard yuan deb hisobot berdi, bu o'tgan yilgi shu davrga nisbatan 622–744 barobar oshishni tashkil etadi. Narxlar o'sishi fonida zaxiralarni qayta baholashdan olingan sezilarli daromad sanoat tarixidagi eng kuchli foyda siklini yaratdi. Foyda o'sishi dizayn, ishlab chiqarish, qadoqlash, sinov va jihoz komponentlari kabi butun ta'minot zanjiriga tarqalmoqda.
CSI Chip Industry indeksi butun zanjir bo'ylab ushbu imkoniyatni aks ettiradi. Maxsus indekslarning aksiga, 50 ta komponentdan iborat bu indeks chip ishlab chiqarish siklining barchasini qamrab oladi, LogicFolding texnologiyasi tufayli talab qilinadigan ilg'or qadoqlash, xotira narxlarining o'sishi va jihozlarni mahalliy ishlab chiqarishni bir vaqtda hisobga oladi. Ushbu indeksni kuzatuvchi birjadan fond 2 soat davomida 299,84% daromad ko'rsatdi. Uch omilning – tasdiqlangan Tao Law texnologiyasi, institutsional kapitalning aylanishi va isbotlangan daromad o'sishi – mos kelishi yarimo'tkazgich siklining investitsion salohiyatini kuchaytiradi.
Huawei kompaniyasi o'zining Tau Qonuni ($tau$ scaling) deb nomlangan freymvorkining ikkinchi versiyasini chiqardi. Ushbu freymvork chiplarni kengaytirish uchun umumiy tizim kechikishini kamaytirishga asoslangan yangi modelni taklif qiladi, shu bilan Murr Qonuniga chorlaydi va 2035 yilgacha bo'lgan aniq ishlab chiqarish ma'lumotlari va yo'l xaritasi bilan tasdiqlanadi.
Yarmalak materiallar sanoatining besh yuzmdan ortiq yillar davomida rivojlanishini belgilab kelgan Murr Qonuni ikki cheklovga duch kelmoqda. 7 nm va undan kichik tugunlarda har bir tugunni kichraytirishdan kelib chiqqan samaradorlik oshishi kamayib bormoqda, shuningdek, 2 nm chipni loyihalash xarajatlari 1 milliard dollardan oshdi.
Huawei kengashi a'zosi va yarim o'tkazgichlar prezidenti He Tingbo tomonidan ishlab chiqilgan Tau Qonuni transistorlarni kichraytirish o'rniga, sanoat butun hisoblash zanjirini optimallashtirishi kerakligini ta'kidlaydi — pikosekund darajasidagi transistorlar almashtirishdan tortib, sekund darajasidagi ma'lumotlar bazasi markazlarida vazifalarni rejalashtirishgacha.
V2 hujjatida ikkita tasdiqlangan o'rganish holati keltirilgan. Mobil SoC uchun Huawei ning LogicFolding texnologiyasi raqamli, analog va xotira sxemalarini ultra-nozik gibrid ulanish yordamida vertikal joylashgan ikkita plitada ajratish imkonini beradi. Bu usul transistorlar zichligini 155 mln Tr/mm² dan 238 mln Tr/mm² gacha oshirdi, bu esa bir xil texnologik tugunda oldingi avlodga nisbatan 50% dan ortiq oshishni bildiradi.
Sun'iy intellektli ma'lumotlar bazasi markazlari klasterlari uchun Tau Qonuni chiplar va koridorlar orasidagi ma'lumot uzatish kechikishiga e'tibor qaratadi, chunki energiya sarfi 80% dan ortig'i hisoblash emas, balki ma'lumotlarni ko'chirishga ketadi. Taklif etilgan yechim uchta innovatsiyani birlashtiradi: to'liq protokollar stacki semantikasi bilan bevosita ulanishni ta'minlovchi Unified Bus, bu kechikishni bir necha mikrosekunddan taxminan 100 nanosekundgacha kamaytiradi; 100 metrgacha masofada modulga 8 Tb/s uzata oladigan optik Hi-ONE dvigateli; va 3D Folding texnologiyasi, bu xotira, quvvat va optika modullarini chipning chetidan uning yuzasiga ko'chirib, uzatish tezligi va quvvatning hisoblashlarga nisbatan kvadratik ravishda o'sishiga imkon beradi.
Tau Qonuni paradigmaning o'zgarishini belgilaydi: bitta o'lchovni optimallashtirishdan butun stack kechikish metrikasiga o'tish. Har bir tomon o'z qatlamini mustaqil optimallashtirish o'rniga, transistorlardan ma'lumotlar bazasi markazigacha bo'lgan butun zanjir endi bitta maqsadli $\tau$ metrikasiga intiladi. Hujjatda texnologik jarayonni kichraytirish orqali emas, balki kechikishlarni siqish orqali 2035 yilga qadar apparat integratsiyasining 100 barobar yaxshilanishi prognoz qilinadi.
>Huawei kengash aʼzosi va yarimo‘tkazgich biznesi prezidenti He Tingbo Tao's Law maqolasining ikkinchi versiyasini e'lon qildi, unda LogicFolding arxitekturasi batafsil tasvirlangan. Ushbu texnologiya Kirin chiplaridagi tranzistorlar zichligini sezilarli darajada oshirishga imkon beradi va 4 GHz dan yuqori soat chastotalariga erishish yo'lini ochadi.
Guancha.cn hisobotiga ko'ra, «Ko'p qatlamli elektron tizimlar uchun vaqt miqyoslash nazariyasi» nomli maqola Xitoy Fanlar akademiyasi ChinaXiv preprint platformasida 3-iyul kuni joylashtirildi. 2025 yildagi Kirin 9030 Pro asosiy modeliga qaraganda, LogicFoldingdan foydalanadigan Kirin 2026 yili chipi tranzistorlar zichligini mm² da 155 milliondan 238 milliongacha oshirdi, bu 53,5% ga teng o'sishni tashkil etadi. Bu taraqqiyot avval uch yillik geometrik miqyoslashni talab qilgan bo'lar edi.
LogicFolding raqamli, analog va xotira sxemalarini vertikal ravishda joylashtirilgan faol qatlamlarga ajratuvchi metodikadir. Bu ilg'or texnologik tugunlarga tayanmasdan zichlikni sezilarli darajada oshiradi. He Tingbo keyingi o'n yillik rivojlanish rejasini taqdim etib, muhim yo'llarni mahalliy ravishda egallashdan to'liq ko'p qatlamli egallashga o'tishni prognoz qildi, bunda har bir paket uch, to'rt yoki undan ortiq faol qatlamlarni o'z ichiga oladi.
Bu evolyutsion jarayon past haroratli gibrid ulanish bilan qo'llab-quvvatlanadi, bu esa qatlamlar orasidagi issiqlik byudjeti cheklovlarini zaiflashtiradi, shuningdek, vertikal silitsiyum ulanish nuqtalarini yuqori metall qatlamlardan M6 gacha pasaytirish orqali yuqori qatlamlar marshrutlash resurslarining 30% dan ortig'ini bo'shatadi. 2035 yilga qadar tranzistorlar zichligi mm² da 400 millionga va undan yuqoriga yetishi kutilmoqda.
LogicFolding yarimo‘tkazgichlarni miqyoslashdagi fundamental muammoni bevosita hal qiladi. Maqolada an'anaviy geometrik miqyoslash metriksining chegarasiga yetganligi ta'kidlanadi, chunki 2 nm tugunni ishlab chiqish byudjetlari chipga 1 milliard dollardan oshadi va tranzistorlar narxi pasayishni to'xtatdi. Tao's Law geometrik miqyoslashni vaqt miqyoslashiga almashtirishni taklif qiladi, o'n ikki gigantik tartib oralig'ida — pikosekundlardagi tranzistorlar almashtirish tezligidan tortib ma'lumotlar markazlari javob berish tezligigacha — birlashtirilgan tau vaqt doimiysi sifatida optimallashtirish maqsadini qo'llash orqali.
Ishlab chiqarish sharoitlarida ikkita validatsiya namunasi taqdim etildi. Mobil SoC da LogicFolding fiksatsiya qilingan texnologik tugunda tranzistorlar zichligini 55% bosqichma-bosqich oshirdi, shu bilan birga ekvivalent samaradorlikda energiya sarfini 41% ga kamaytirdi. Sun'iy intellekt tizimlari uchun, paket atrofidagi optik kirish/chiqish va chetdan sirtga 3D-egallash bilan birgalikda ishlab chiqilgan birlashtirilgan shina arxitekturasi 2035 yilga qadar apparat integratsiyasining 100 barobar ortishiga olib kelishi kutilmoqda.
He Tingbo jiddiy qiyinchiliklar mavjudligini tan olgan, jumladan vositalar va metodologiyalarni ishlab chiqish, plitadan plitaga jarayon o'zgarishlari va vertikal ulanishlar uchun qo'shimcha xarajatlar. Maqolada hech bir tashkilot bularni yolg'iz hal qila olmasligini ta'kidlab, ishni sanoat hisoboti va kengroq sanoat ishtirokini chaqiruv sifatida joylashtiradi. Shu bilan birga, tadqiqot 2020-yil may oyidan 2026-yil may oyigacha ishlab chiqarilgan 381 ta chipdan olingan saboqlar asosida amalga oshirilgan.
>
