Huawei Logic Folding texnologiyasi bilan Kirin 2026 ni taqdim etdi va transistorlar yuqori zichligiga erishdi

Huawei kompaniyasi o'z ilmiy ishining ikkinchi versiyasini, u "Multi-Layer Electronic Systems uchun Vaqtni Miqyoslash Nazariyasi" deb nomlangan "Tao's Law" nomli ishini chiqardi. Ushbu hujjat kompaniyaning EUV va DUV kabi ilg'or litografiya uskunalari dan foydalanish bo'yicha cheklovlar mavjud bo'lsa-da, Mur ning keyingi davrida chip samaradorligini kengaytirishga tizimli yondashuvini namoyish etadi.

Tao's Law konsepsiyasi yarimconductor biznesi rahbari, Huawei prezidenti He Tingbo nomi bilan atatilgan. U transistor, sxema, chip va tizim darajalaridagi to'rtta o'zaro bog'liq kichik doimiy qiymatlarga tizim vaqtini ajratib turuvchi murakkab vaqtinchalik doimiy qiymat $ au = f( au_{transistor}, au_{circuit}, au_{chip}, au_{system})$ funksiyasiga asoslanadi. Muhandislar har bir bu darajadagi kechikishlarni siqish orqali $ au$-funksiyasining to'liq miqyoslanishiga erishmoqda.

Kirin 2026 innovatsiyasi

Huawei 2026 yilgi flagman smartfonlarida ishlatiladigan Kirin 2026 chipi Tao's Lawning qo'llanilishini tasdiqlovchi birinchi masshtabda ishlab chiqariladigan mobil SoC hisoblanadi. Uning asosiy yangiligi - "Logic Folding" dizayn metodologiyasi. Bu usul registrlarni va mantiqiy sxemalarni vertikal bog'lanishlar bilan birlashtirilgan ikki qatlam (wafer) orasida taqsimlaydi. HBM'dagi DRAMning vertikal steklashidan farqli o'laroq, Logic Folding funksional mantiqiy komponentlarni ierarxik joylashuvni optimallashtirish uchun bir nechta plita qatlamlari bo'ylab ajratadi.

Logic Folding afzalliklari

Bu usul bino materiallarini o'zgartirmasdan bir qavatli uyning ikki qavatli duplexga aylantirilishi bilan taqqoslanishi mumkin. Ko'proq ilg'or litografiyaga yoki transistor o'lchamini kichraytirishga tayanmasdan, Logic Folding chipdagi uzun metall yo'llarni qatlamlar orasidagi qisqa vertikal kanallarga kamaytiradi. Sxema darajasida ($ au_{circuit}$) bu vaqtinchalik doimiy qiymatning miniatyurizatsiyasini ta'minlaydi.

Ishlash ko'rsatkichlari

Bir xil ishlab chiqarish jarayonlaridan foydalanilgan asosiy Kirin 9030 Pro modeliga nisbatan solishtirganda, Logic Folding bilan jihozlangan Kirin 2026 Huawei o'lchash usuli bo'yicha 238 MTr/mm² transistor zichligiga erishadi, bu sanoat standartiga ko'ra (izolyatsiya va to'ldirish yordamchi qurilmalarini chiqarib tashlab) 175.39 MTr/mm² ga teng. Bu an'anaviy uch yillik geometrik miqyoslashni talab qilgan zichlik oshishidir. Ushbu zichlik TSMC ning 5 nm planar jarayonining mantiqiy zichlik diapazonidan (138.2–171.3 MTr/mm²) biroz yuqori.

Energiya samaradorligi va prognozlar

Bundan tashqari, Kirin 2026 quvvatlash kuchlanishini 0.2V ga pasaytiradi, shu bilan birga Kirin 9030 Pro bilan teng samaradorlikni saqlab qoladi. Shu bilan birga, o'lchangan energiya sarfi bazaviy darajaning atigi 59% ni tashkil qiladi, quvvat zichligi esa 94.4%. Huawei ta'kidlaydiki, Kirin 2026 Logic Foldingning konservativ amalga oshirilishidan foydalanadi, bu keyingi zichlikni oshirish uchun sezilarli potentsial borligini ko'rsatadi. Kompaniya 2035 yilga qadar transistor zichligining 400 MTr/mm² (yoki sanoat standartiga ko'ra 294.8 MTr/mm²) yoki undan yuqori ga erishishni prognoz qiladi, bunda Logic Folding Kirin yadrolar chastotalarini 4 GHz dan oshirish imkonini beradi.

Ma'lumotlar bazasi markazlarida qo'llash

Tao's Law sun'iy intellekt uchun ma'lumotlar bazasi markazlaridagi ilovalarga ham qo'llaniladi, bu yerda energiyaning 80% dan ortig'i ma'lumotlarni uzatishga, va tizim xarajatlarining 70% dan ortig'i ma'lumotlarni saqlashga ketadi. Huawei tomonidan ma'lumotlar bazasi markazlari uchun amalga oshirilishi Unified Bus arxitekturasi, Hi-ONE yaqin-paket optik dvigateli va $ au_{system}$ darajasidagi aloqa vaqtinchalik doimiy qiymatlarini siqish uchun 3D Folding paketlash topologiyasini o'z ichiga oladi.

Huawei Kirin protsessorlarining soat chastotalarini oshirish uchun LogicFolding usuli haqidagi Tao's Law V2 maqolasini taqdim etdi

Batafsil

pandaily.com5-iyul, 05:29

Huawei Kirin protsessorlarining soat chastotalarini oshirish uchun LogicFolding usuli haqidagi Tao's Law V2 maqolasini taqdim etdi

Huawei kengash aʼzosi va yarimo‘tkazgich biznesi prezidenti He Tingbo Tao's Law maqolasining ikkinchi versiyasini e'lon qildi, unda LogicFolding arxitekturasi batafsil tasvirlangan. Ushbu texnologiya Kirin chiplaridagi tranzistorlar zichligini sezilarli darajada oshirishga imkon beradi va 4 GHz dan yuqori soat chastotalariga erishish yo'lini ochadi.

LogicFolding texnologiyasining batafsil tahlili

Guancha.cn hisobotiga ko'ra, «Ko'p qatlamli elektron tizimlar uchun vaqt miqyoslash nazariyasi» nomli maqola Xitoy Fanlar akademiyasi ChinaXiv preprint platformasida 3-iyul kuni joylashtirildi. 2025 yildagi Kirin 9030 Pro asosiy modeliga qaraganda, LogicFoldingdan foydalanadigan Kirin 2026 yili chipi tranzistorlar zichligini mm² da 155 milliondan 238 milliongacha oshirdi, bu 53,5% ga teng o'sishni tashkil etadi. Bu taraqqiyot avval uch yillik geometrik miqyoslashni talab qilgan bo'lar edi.

Ishlash prinsipi va istiqbollari

LogicFolding raqamli, analog va xotira sxemalarini vertikal ravishda joylashtirilgan faol qatlamlarga ajratuvchi metodikadir. Bu ilg'or texnologik tugunlarga tayanmasdan zichlikni sezilarli darajada oshiradi. He Tingbo keyingi o'n yillik rivojlanish rejasini taqdim etib, muhim yo'llarni mahalliy ravishda egallashdan to'liq ko'p qatlamli egallashga o'tishni prognoz qildi, bunda har bir paket uch, to'rt yoki undan ortiq faol qatlamlarni o'z ichiga oladi.

Bu evolyutsion jarayon past haroratli gibrid ulanish bilan qo'llab-quvvatlanadi, bu esa qatlamlar orasidagi issiqlik byudjeti cheklovlarini zaiflashtiradi, shuningdek, vertikal silitsiyum ulanish nuqtalarini yuqori metall qatlamlardan M6 gacha pasaytirish orqali yuqori qatlamlar marshrutlash resurslarining 30% dan ortig'ini bo'shatadi. 2035 yilga qadar tranzistorlar zichligi mm² da 400 millionga va undan yuqoriga yetishi kutilmoqda.

Murrning Qonunidan keyingi muammoni hal qilish

LogicFolding yarimo‘tkazgichlarni miqyoslashdagi fundamental muammoni bevosita hal qiladi. Maqolada an'anaviy geometrik miqyoslash metriksining chegarasiga yetganligi ta'kidlanadi, chunki 2 nm tugunni ishlab chiqish byudjetlari chipga 1 milliard dollardan oshadi va tranzistorlar narxi pasayishni to'xtatdi. Tao's Law geometrik miqyoslashni vaqt miqyoslashiga almashtirishni taklif qiladi, o'n ikki gigantik tartib oralig'ida — pikosekundlardagi tranzistorlar almashtirish tezligidan tortib ma'lumotlar markazlari javob berish tezligigacha — birlashtirilgan tau vaqt doimiysi sifatida optimallashtirish maqsadini qo'llash orqali.

Validatsiya natijalari va qiyinchiliklar

Ishlab chiqarish sharoitlarida ikkita validatsiya namunasi taqdim etildi. Mobil SoC da LogicFolding fiksatsiya qilingan texnologik tugunda tranzistorlar zichligini 55% bosqichma-bosqich oshirdi, shu bilan birga ekvivalent samaradorlikda energiya sarfini 41% ga kamaytirdi. Sun'iy intellekt tizimlari uchun, paket atrofidagi optik kirish/chiqish va chetdan sirtga 3D-egallash bilan birgalikda ishlab chiqilgan birlashtirilgan shina arxitekturasi 2035 yilga qadar apparat integratsiyasining 100 barobar ortishiga olib kelishi kutilmoqda.

He Tingbo jiddiy qiyinchiliklar mavjudligini tan olgan, jumladan vositalar va metodologiyalarni ishlab chiqish, plitadan plitaga jarayon o'zgarishlari va vertikal ulanishlar uchun qo'shimcha xarajatlar. Maqolada hech bir tashkilot bularni yolg'iz hal qila olmasligini ta'kidlab, ishni sanoat hisoboti va kengroq sanoat ishtirokini chaqiruv sifatida joylashtiradi. Shu bilan birga, tadqiqot 2020-yil may oyidan 2026-yil may oyigacha ishlab chiqarilgan 381 ta chipdan olingan saboqlar asosida amalga oshirilgan.